5.5 应力效应提升技术

从上面几节中，我们可以看到应力效应不仅可以用来提高NMOS器件性能，而且也可以用来提高PMOS器件性能。除此之外，还有许多报道使用应力效应提升技术来更进一步地提高器件性能的方法。本节将介绍应力效应提升技术中的两个：一个是通过去除虚拟栅电极的方法来提高嵌入式锗化硅所产生的压应力；另一个方法是通过部分去除侧墙以使得双极应力刻蚀阻挡层薄膜更加接近沟道，从而提高应力效果。

在一个具有嵌入式锗化硅的PMOS器件中，如果它的栅电极采用大马士革结构方式制造的话，通过去除该虚拟栅电极的方法，沟道中的压应力可以得到显著提高[38]。去除该虚拟栅电极后，它释放了原来从栅极带来的排斥力，从而使得嵌入式锗化硅增强了横向作用于沟道的压应力。这个应力效果提升技术可以获得更高的沟道应变和空穴迁移率，它的作用机理可以参考图5.15[38]。

在去除虚拟栅电极后，可以在栅电极处的凹槽部位填充多晶硅[38]或金属栅[39]。不管其中的任何一个方法，去除虚拟栅电极后所提高的应力都在最后的器件中保留了下来。通过把大马士革多晶硅栅结构的形成与嵌入式锗化硅相结合的办法，可以获得如文献[38]中所提到的好处。当使用嵌入式锗化硅时，可以提高大马士革结构的驱动电流。而没有使用嵌入式锗化硅的情况下，就没有办法提高驱动电流了。

在高介电常数栅和金属电极的整合结构中，有两个互相竞争的方法：金属栅极置前和金属栅极置后。在栅极置后工艺中，包含了虚拟栅的去除。当我们把它和嵌入式锗化硅工艺相结合，PMOS器件的性能在栅极置后的整合流程中，可以获得一个主要的优势就是：可以提高大马士革多晶硅栅结构形成后带来的应力效果。当我们决定栅极置前和栅极置后哪种工艺用来整合进入高介电常数栅和金属电极的工艺流程中，这是一个主要的考虑因素。下面是一个把嵌入式锗化硅工艺和金属栅极置后工艺相结合的整合流程的简单例子。

（1）包括源/漏扩散区浅结形成工艺在内的前续工艺。

（2）源/漏区的硅衬底刻蚀工艺。

（3）在源/漏区选择性外延生长锗化硅。

（4）源/漏结的形成。

（5）自对准硅化物的形成。

（6）双极应力刻蚀阻挡层薄膜的形成。

（7）沉积金属层前的介电层。

（8）使用化学机械研磨去除上述介电层来暴露多晶硅栅电极。

（9）去除虚拟多晶硅栅电极和栅氧化物。

（10）沉积高介电常数栅和金属电极。

（11）使用化学机械研磨去除多余的金属层等后续工艺。

在5.4节已经讨论了双极应力刻蚀阻挡层薄膜在提高器件性能方面的实用性。在应力薄膜技术中，器件性能的提高依赖于薄膜本身的应力、厚度，并与沟道的接近程度有关。我们把应力薄膜放置于更加靠近沟道的方法叫做应力临近技术（Stress Proximity Technique, SPT）[40]。应力临近技术已经被成功地用于双极应力刻蚀阻挡层薄膜技术中，它通过去除应力薄膜和多晶硅栅之间的侧墙，使得从应力薄膜到沟道之间的应力接近和应变转移得到最大化[40～42]。要获得更高的器件性能，需要在沟道中施加更大的应变；也可以在同样应力的薄膜条件下，通过减薄侧墙宽度来获得。然而，减薄侧墙宽度会降低器件的短沟道特性，也会使自对准硅化物太靠近沟道，从而带来自对准硅化物与沟道连通的风险。采用应力临近技术，侧墙在自对准硅化合物形成后去除，然后沉积双极应力刻蚀阻挡薄膜。这样就可以最小化上面所提及的潜在问题。一个典型的应力临近技术工艺流程如下：

（1）包括自对准硅化物形成在内的前续工艺。

（2）通过干法刻蚀来部分去除侧墙。

（3）沉积拉应力薄膜。

（4）去除PMOS区的拉应力薄膜。

（5）沉积压应力薄膜。

（6）去除NMOS区的压应力薄膜。

（7）包含沉积金属前介电薄膜在内的后续工艺。

在部分去除侧墙工艺的过程中，需要小心处理并且防止过量损失自对准硅化物。从图5.16中可以看到，采用应力临近技术进一步地提高了器件的驱动电流[40]。

除了提高驱动电流外，应力临近技术也有利于后续金属前的介电层的填洞能力，这是因为应力临近技术增加了填洞的宽度。